Image memory device



(57)【要約】 【目的】 同一の画像メモリ装置において、描画速度と 階調度とのトレードオフを柔軟に設定できるようにす る。 【構成】 メモリセルアレイ211〜214は画像処理 装置100からの画像データを記憶する。シフトレジス タ241〜244はシフトクロック線271からのシフ トクロックに従って変換装置300にデータを出力す る。セレクタ230は切換信号線261からの切換信号 に従ってメモリセルアレイ211〜214とシフトレジ スタ241〜244との間の接続を切り換える。このセ レクタ230は、第1のモードでは各メモリセルアレイ のデータが1つのシフトレジスタに出力されるように接 続され、第2のモードでは各メモリセルアレイにまたが るように記憶された一連のデータが1つのシフトレジス タに出力されるように接続される。
PURPOSE: To flexibly set a trade-off between a plotting speed and a gradient on the same image memory device. CONSTITUTION: Memory cell arrays 211-214 are stored with image data from an image processor. Shift registers 241-244 output data to a conversion device according to the shift clock from a shift clock line 271. A selector 230 switches connections between the memory cell arrays 211-214 and shift registers 241-244 according to the switching signal from a switching signal line 261. This selector 230 is so connected as to output the data of the respective memory cell arrays to one shift register in 1st mode and output a series of data stored divisionally in the respective memory cell arrays to one shift register in 2nd mode. COPYRIGHT: (C)1995,JPO




Download Full PDF Version (Non-Commercial Use)

Patent Citations (2)

    Publication numberPublication dateAssigneeTitle
    JP-S63213044-ASeptember 05, 1988Hitachi LtdControl circuit for bit map memory data
    JP-S636681-AJanuary 12, 1988Toshiba Audio Video Eng Corp, Toshiba CorpImage memory control device

NO-Patent Citations (0)


Cited By (0)

    Publication numberPublication dateAssigneeTitle